new icn messageflickr-free-ic3d pan white
Gorgeous computer fixings: the Sun Sparcstation 330 motherboard smart fix (1989) | by J.L. Briz
Back to photostream

Gorgeous computer fixings: the Sun Sparcstation 330 motherboard smart fix (1989)

View in full resolution in Wikimedia along with the full motherboard under CC public license. Part of the project to document the DIIS's Computer Museum (EINA, Univ. Zaragoza)/ Ver la foto en alta resolución junto con la placa completa en Wikimedia bajo Licencia Creative Commons. Parte del proyecto de documentación del Museo de la Informática del DIIS (EINA, Univ. Zaragoza)

 

[Eng. /Esp.]

 

Sun Microsystems introduced its Sun Sparcstation 330 with the SPARC architecture in 1989. SPARC was one of the first commercial materializations of a reduced instructions set architecture coming from the RISC project, led by Prof. David Patterson at the UC Berkeley, as MIPS was being led by Prof. John L. Henessy at the Standford University. It was powered by a Cypress CY7C601 processor at 25 MHz along with a Texas Instruments 8847 FPU, and boasted a 72 MB RAM. My Department (Computing and Systems Engineering, DIIS is its current name) bought one of these machines in 1990, which currently enjoys a well-deserved retirement in our Computer Museum, with its motherboard displayed inside a showcase. I pass next to it a dozen times a day, and recently realized that those six crossed wires with a yellow dot -likely a decoupling capacitor between GND and Vcc- can't be any other thing but a late fix. The components they're fixed on are eight-bit transceivers. Someone didn't sleep /eat /... for quite a few days or weeks, who knows, until fixing a (million dollars?) post-production bug. I find this fix really beautiful, as it completely breaks up the dullness of the circuitry.

The two outstanding big chips are the first-level cache memory controller (left), and the (off-chip) L1 cache itself (above).

 

Sun Microsystems introdujo su Sun Sparcstation 330 con arquitectura SPARC en 1989. SPARC fue una de las primeras materializaciones comerciales de una arquitectura con repertorio reducido de instrucciones proveniente del proyecto RISC liderado por el Prof. David Patterson en UC Berkeley, a la par que MIPS era liderado por el Prof. John L. Henessy en la Universidad de Standford. Estaba alimentada por un procesador Cypress CY7C601 a 25 MHz junto con una FPU 8847 de Texas Instruments, y presumía de una memoria principal de 72 MB. Mi departamento (actualmente denominado Dept. de Informática a Ingeniería de Sistemas, DIIS) adquirió una de estás máquinas en 1990, que actualmente goza de un merecido descanso en nuestro Museo de Informática, con su placa madre mostrada en una vitrina. Paso a su lado docenas de veces al día, y recientemente reparé en que esos seis cables cruzados con un punto amarillo encima –condensador de desacople entre GND y Vcc, con toda probabilidad- no pueden ser sino un apaño tardío. Los componentes sobre los que están colocados son transceivers de 8 bits. Alguien no durmió /comió /… durante bastantes días o semanas, quién sabe, hasta arreglar un fallo (¿de millones de dólares?) aparecido en post-producción. Este apaño me parece realmente bello, porque rompe completamente la aburrida regularidad del circuito.

Los dos grandes chips que sobresalen son el controlador de la memoria cache de primer nivel (a la izquierda), y la propia L1 (off-chip, más arriba).

13,948 views
154 faves
83 comments
Taken on April 1, 2017